(19)日本国特許庁 (JP) (12) 公開特許公報(A)

(11)特許出願公開番号

特開平5-114826

(43)公開日 平成5年(1993)5月7日

(51)Int.Cl.⁵ H03F 3/45 識別記号 庁内整理番号 A 7328-5 J

FΙ

技術表示箇所

審査請求 未請求 請求項の数1(全 5 頁)

(21)出願番号 特願平3-255835

(22)出願日 平成3年(1991)9月6日 (71)出願人 000005496

富士ゼロツクス株式会社 東京都港区赤坂三丁目3番5号

(72) 発明者 田口 正弘

神奈川県海老名市本郷2274番地富士ゼロツ

クス株式会社海老名事業所内

(72)発明者 東 幸一

神奈川県海老名市本郷2274番地富士ゼロツ

クス株式会社海老名事業所内

(74)代理人 弁理士 小田 富士雄 (外1名)


(54) 【発明の名称 】 差動増幅回路

(57)【要約】

【目的】 ソースフォロワを用いないMOS型トランジ スタ差動型増幅回路

【構成】 差動入力段MOSFETQI1、QI2のそ れぞれのドレインにダイオード接続された負荷MOSF ETQL1、QL2と、前記差動入力段MOSFETQ I1、QI2のそれぞれのドレインに接続され、定電流 源として働く負荷MOSFETQL3、QL4と、前記 差動入力段MOSFETQI1、QI2のそれぞれのド レインに接続され、そのゲートとドレインが交差接続さ れている正帰還MOSFETQL5、QL6

【効果】 高速で耐雑音性が良好である



1

【特許請求の範囲】

【請求項1】電圧差が増幅されるべき2つの電圧を差動 入力段MOS型トランジスタ(以下「MOSFET」と いう)QI1、QI2に入力し増幅して比較する差動型 増幅回路において、前記差動入力段MOSFETQ I 1、QI2のそれぞれのドレインにダイオード接続され た負荷MOSFETQL1、QL2と、前記差動入力段 MOSFETQI1、QI2のそれぞれのドレインに接 続され、定電流源として働く負荷MOSFETQL3、 QL4と、前記差動入力段MOSFETQI1、QI2 のそれぞれのドレインに接続され、そのゲートとドレイ ンが交差接続されている正帰還MOSFETQL5、Q L6とを有することを特徴とする差動型増幅回路。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は差動型増幅回路に関し、 とくに二つの電圧を比較する差動型電圧比較器に用いら れる差動型増幅回路に関する。

[0002]

【従来の技術】従来の差動型増幅回路、例えば "Th e Journal of Solid-State Circuits, Vol. 25, No. 1, FEB RUARY 1990; pp173-182"におい て示された例を図3に示す。ここで、MOSFETQ 1、Q2は差動入力段、MOSFETQ3、Q4はダイ オード接続された負荷回路、MOSFETQ7、Q8は 正帰還回路、MOSFETQ9は定電流回路、MOSF ETQ30、Q31とQ40、Q41はソースホロワ回 路である。

【0003】この回路の動作を説明する。IN+,IN -端子にまず差動入力段Q1、Q2に一定のバイアス電 圧をある一定期間与えリセット状態にする。次に差動入 力段Q1、Q2に比較する2つの電圧を与えると、入力 された2つの電圧の差が負荷回路Q3、Q4、正帰還回 路Q7、Q8によって増幅される。この電圧は、Q3 0、Q31とQ40、Q41のソースホロワ回路によっ てさらに増幅されOUT+, OUT-端子から出力され る。通常電圧比較器は、このような差動型増幅回路を複 数個直列接続して構成される

[0004]

【発明が解決しようとする課題】しかし高速動作をさ せ、さらに消費電力を小さくするためには、差動型増幅 回路1つあたりのゲインを大きくして、使用する回路数 を少なくする必要がある。しかしゲインを大きくするた めに、この差動型増幅回路の正帰還を強くすると、回路 のリセットに時間がかかり、高速動作が不可能になる。 また、Q30、Q31とQ40、Q41のようなソース ホロワ回路は、電源雑音の影響を大きく受ける。

【0005】したがって本発明は、ゲインが大きく、高

増幅回路を提供することを課題とする。

[0006]

【課題を解決するための手段】そこで本発明は、電圧差 が増幅されるべき2つの電圧を差動入力段MOSFET Q1、Q2に入力し増幅して比較する差動型増幅回路に おいて、前記差動入力段MOSFETQI1、QI2の それぞれのドレインにダイオード接続された負荷MOS FETQL1、QL2と、前記差動入力段MOSFET QI1、QI2のそれぞれのドレインに接続され、定電 10 流源として働く負荷MOSFETQL3、QL4と、前 記差動入力段MOSFETQI1、QI2のそれぞれの ドレインに接続され、そのゲートとドレインが交差接続 されている正帰還MOSFETQL5、QL6とを有す ることにより課題を解決する。

[0007]

【作用】本発明においては、前記差動入力段MOSFE TQI1、QI2のそれぞれのドレインにダイオード接 続されたMOSFETQL1、QL2の負荷によりゲイ ンを得るとともにコモンモード・ノイズを除去し、前記 差動入力段MOSFETQI1、QI2のそれぞれのド レインに接続され、MOSFETQL3、QL4の定電 流源として働く負荷により更にゲインを向上し、前記差 動入力段MOSFETQI1、QI2のそれぞれのドレ インに接続され、そのゲートとドレインが交差接続され ているMOSFETQL5、QL6により弱い正帰還 し、ゲインを大きくでき、MOSFETQL3、QL4 による定電流により、リセット時間を短くすることがで きる。

[0008]

【実施例】図1に本発明の実施例を示す。差動入力段N チャンネルMOSFET (以下、単にNMOSと呼ぶ) QI1、QI2はソースが短絡されている。Pチャンネ ルMOSFET (以下、単にPMOSと呼ぶ) QL1、 QL2は、負荷回路であり、NMOSQI1、QI2の それぞれのドレインにドレインとゲートが接続され、ソ ースに電源電圧が与えられている。PMOSQL3、Q L4は定電流源として働く負荷回路であり、NMOSQ I1、QI2のそれぞれのドレインにドレインが接続さ れ、ゲートはバイアス電圧Vpが与えられ、ソースに電 40 源電圧が与えられている。PMOSQL5、QL6は、 正帰還回路を構成し、NMOSQI1、QI2のそれぞ れのドレインにドレインが接続され、そのゲートとドレ インが交差接続され、ソースに電源電圧が与えられてい る。NMOSQI1、QI2の短絡されたソースには定 電流回路としてNMOSQS9のドレインが接続され、 NMOSQS9のゲートにはバイアス電圧Vnが与えら れ、ソースに基板電位が与えられている。

【0009】NMOSQI1のドレインは、NMOSQ F1とPMOSQF2からなるスイッチ回路を介してN 速動作が可能で、さらに電源雑音の影響が小さい差動型 50 MOSQI1のゲートとコンデンサC1に接続される。

NMOSQI2のドレインは、NMOSQF4とPMOSQF3からなるスイッチ回路を介してNMOSQI2のゲートとコンデンサC2に接続される。また、コンデンサC1の他の端子にはNMOSQT1からなるスイッチ回路を介してVrefが与えられ、さらに、NMOSQT3とPMOSQT4からなるスイッチ回路を介してVinが与えられる。コンデンサC2の他の端子にはNMOSQT2からなるスイッチ回路を介してVrefが与えられ、さらに、NMOSQT6とPMOSQT5からなるスイッチ回路を介してVrefが与えられる。

【0010】NMOSQT1、QT2、QF1、QF4のゲートにはタイミングパルスPH1が与えられ、PMOSQF2、QF3のゲートにはタイミングパルスPH1の反転パルスであるPH1#が与えられている。このことによって、スイッチ回路NMOSQT1、QT2、QF1、QF4、PMOSQF2、QF3はタイミングパルスPH1がハイレベルである期間、オン状態となる。NMOSQT3とQT6のゲートにはタイミングパルスPH2が与えられ、PMOSQT4とQT5のゲートにはタイミングパルスPH2が与えられ、PMOSQT4とQT5のゲートにはタイミングパルスPH2が与えられている。このことによって、スイッチ回路NMOSQT3、QT6、PMOSQT4、QT5はタイミングパルスPH2がハイレベルである期間、オン状態となる。

【0011】この実施例の回路の動作を図2に示した入 出力波形図を使って説明する。タイミングパルスPH 1、PH2はノーオーバーラップのパルスになってい る。タイミングパルスPH1がハイレベルのとき、スイ ッチ回路NMOSQF1、QF4、PMOSQF2、Q F3はオン状態であり、NMOSQI1、QI2のドレ 30 インはゲートと短絡され差動回路はリセット状態になっ ている。また、NMOSQI1、QI2のゲートに接続 されているコンデンサC1、C2の端子には、NMOS QI1、QI2のドレイン電圧が与えられる。さらに、 スイッチ回路NMOSQT1、QT2もオン状態である ので、コンデンサC1、C2の他の端子にはVrefが 与えられる。このとき、コンデンサC1、C2には差動 回路のオフセットに応じた電位差が現れる。またこのと き、PMOSQL3、QL4の定電流源としての働きに より、速やかに、差動回路の出力はそれぞれ、差動回路 40 4 のオフセット応じた電位に落ち着く。

【0012】タイミングパルスPH2がハイレベルになると、スイッチ回路NMOSQT3、QT6、PMOSQT4、QT5がオン状態となり、コンデンサC1の端子にはVrefに代わってVinが与えられる。またC2には、さらにVrefが与えられる。このとき NMOSQI1、QI2のゲートにはコンデンサC1、C2を介して、差動回路のオフセットと |Vref-Vin|を加えた電位差が生じ、NMOSQI1、QI2のドレインにはNMOSQI1、QI2のゲートの電位差が、PMOSQL1, QL2,QL3,QL4,QL5,QL6の働きにより増幅されて現れる。

[0013]

【発明の効果】本発明によれば、高速動作しかつゲイン の大きな差動型増幅回路を実現できる。

【図面の簡単な説明】

【図1】本発明の実施例の回路図

【図2】動作の一例を示すための入出力波形図

【図3】従来の回路図

【符号の説明】

Q1、Q2, QI1、QI2 ······ 差動入 力段

Q3、Q4、QL1, QL2, QL3, QL4…… 負荷回路

Q9, QS9 定電流

回路

Q30, Q31, Q40, Q41 Y-X


ホロワ回路を構成する MOSFET、Vi、Vref …… 入力電

圧


ングパルス


Vo1、Vo2 出力電


圧











DERWENT-ACC-NO: 1993-186163

DERWENT-WEEK: 199323

COPYRIGHT 2008 DERWENT INFORMATION LTD

TITLE: Differential amplifier circuit

for differential voltage

comparator - has load MOSFETs
connecting drain of differential
input stage MOSFETs and MOSFET

constant current source and
positive feedback MOSFETs

NoAbstract

PATENT-ASSIGNEE: FUJI XEROX CO LTD[XERF]

PRIORITY-DATA: 1991JP-0255835 (September 6,

1991)

PATENT-FAMILY:

PUB-NO	PUB-	LANGUAGE	PAGES	MAIN-IPC
	DATE			
JP 05114826	May 7,	N/A	005	H03F
A	1993			003/45

APPLICATION-DATA:

PUB-NO	APPL-	APPL-NO	APPL-DATE
	DESCRIPTOR		
JP	N/A	1991JP-	September
05114826A		0255835	6, 1991

INT-CL (IPC): H03F003/45

ABSTRACTED-PUB-NO: JP 05114826A

EQUIVALENT-ABSTRACTS:

CHOSEN-DRAWING: Dwg.1/3

TITLE-TERMS: DIFFERENTIAL AMPLIFY CIRCUIT

DIFFERENTIAL VOLTAGE COMPARATOR

LOAD MOSFET CONNECT DRAIN

DIFFERENTIAL INPUT STAGE MOSFET MOSFET CONSTANT CURRENT SOURCE

POSITIVE FEEDBACK MOSFET

NOABSTRACT

DERWENT-CLASS: U22 U24

EPI-CODES: U22-A04D5; U24-G02A1; U24-G04A2;

SECONDARY-ACC-NO:

Non-CPI Secondary Accession N1993-142987

Numbers: